產(chǎn)品生產(chǎn)中的質(zhì)量問(wèn)題大部分是由設計所造成的；實(shí)行電路可制造性設計，把問(wèn)題盡可能地消滅在設計階段是提高產(chǎn)品設計質(zhì)量的根本措施。

HP公司DFM統計調查表明:產(chǎn)品總成本60％取決于產(chǎn)品的最初設計，75％的制造成本取決于設計說(shuō)明和設計規范，70％~80％的生產(chǎn)缺陷是由于設計原因造成的。中國航天部門(mén)統計，一個(gè)航天型號產(chǎn)品的質(zhì)量問(wèn)題80％出在電裝焊接上，而造成電裝焊接質(zhì)量問(wèn)題的主要原因是電路設計缺乏可制造性。

2008年中國電科（CETC）統計并得到全集團公司質(zhì)量處長(cháng)會(huì )議的一致認同，電子產(chǎn)品的質(zhì)量問(wèn)題75％出在電裝焊接上，而造成電裝焊接質(zhì)量問(wèn)題的主要原因同樣也是電路設計缺乏可制造性。

HP公司的這個(gè)統計應該說(shuō)是很不錯了，但實(shí)際上國內很多電子企業(yè)的電路設計文件絕大部分都缺乏可制造性。我們的很多產(chǎn)品，尤其是軍工電子產(chǎn)品，往往以數量代替質(zhì)量，以反復的延長(cháng)研制生產(chǎn)周期來(lái)取得質(zhì)量。

出現可制造性設計差的主要原因是對可制造性設計的重要性及必要性的認識嚴重不足，普遍認為設計決定一切，設計怎么說(shuō)工藝就怎么做。

在產(chǎn)品首次設計階段時(shí)強調設計速度，注重產(chǎn)品功能的實(shí)現，電路設計人員在進(jìn)行電路板設計時(shí)，往往以達到電路功能和確保性能為目的，忽略可制造性問(wèn)題，認為具體產(chǎn)品焊接質(zhì)量的提高是工藝部門(mén)考慮的問(wèn)題，由此造成實(shí)際產(chǎn)品焊接生產(chǎn)過(guò)程中問(wèn)題不斷，從而帶來(lái)許多工藝上的“先天”缺陷，嚴重影響焊接效率和焊接質(zhì)量。

在電子產(chǎn)品的制造中，隨著(zhù)產(chǎn)品的微型化、復雜化，電路板的組裝密度越來(lái)越高，要求設計者在設計初始就必須考慮到可制造性，將制造和測試過(guò)程中可能發(fā)生的問(wèn)題提前到設計階段來(lái)解決。若在設計時(shí)考慮不周導致可制造性差，將產(chǎn)生大量焊接缺陷，造成不必要的返工返修，影響可靠性或使制造成本猛增，最終影響武器裝備的研制生產(chǎn)進(jìn)度。改革開(kāi)放以來(lái)，我們取得了巨大的進(jìn)展，但必須看到，我們所取得的這些進(jìn)展是以犧牲原本具有的優(yōu)良的生態(tài)環(huán)境和大量耗用資源為代價(jià)的，是以付出了我們長(cháng)期簡(jiǎn)陋的生活和廉價(jià)的勞動(dòng)力為代價(jià)的。為什么我們的科研成果不能很快地轉化為市場(chǎng)生產(chǎn)率呢？一個(gè)重要的原因就是發(fā)展模式存在問(wèn)題。而可制造性設計正是轉變發(fā)展模式的重要手段。

據有關(guān)資料報道:美國一家雷達探測儀公司應用了一套設計規則后，日產(chǎn)量從75臺/日上升到140臺/日，年利潤率增加了54％；又如美國IBM公司應用了一套先進(jìn)的工作模式，使產(chǎn)品裝配時(shí)間減少45％，電子產(chǎn)品設計周期縮短40％。 Custmer公司對50家推行DFM的公司的研究報告標明，應用DFM以后:

產(chǎn)品的開(kāi)發(fā)成本平均降低了34％；

開(kāi)發(fā)時(shí)間平均減少26％；

制造費用平均降低23％；

質(zhì)量成本平均降低31％。

如下圖所示，學(xué)習并掌握DFM方法，用于產(chǎn)品設計開(kāi)發(fā)，將對企業(yè)帶來(lái)很大的效益。以印制電路板為例，印制電路板設計是確保PCB組裝質(zhì)量的源頭。PCB設計質(zhì)量是衡量PCB組裝技術(shù)水平的一個(gè)重要標志，是保證PCB組裝質(zhì)量的首要條件，在這一點(diǎn)上，無(wú)論我們怎樣強調都不過(guò)分！