在百分之八九十的線(xiàn)路板生產(chǎn)廠(chǎng)家中，ICT測試儀要求每一個(gè)電路節點(diǎn)至少有一個(gè)測試點(diǎn)。但隨著(zhù)器件集成度增高，功能越來(lái)越強，封裝越來(lái)越小，SMT加工元件的增多，多層板的使用，PCBA板元件密度的增大，要在每一個(gè)節點(diǎn)放一根探針變得很困難，為增加測試點(diǎn)，使制造費用增高；同時(shí)為開(kāi)發(fā)一個(gè)功能強大器件的測試庫變得困難，開(kāi)發(fā)周期延長(cháng)。為此，聯(lián)合測試組織（JTAG）頒布了IEEE1149.1測試標準。

IEEE1149.1定義了一個(gè)掃描器件的幾個(gè)重要特性。首先定義了組成測試訪(fǎng)問(wèn)端口（TAP）的四（五〕個(gè)管腳：TDI、TDO、TCK、TMS，（TRST）。測試方式選擇（TMS）用來(lái)加載控制信息；其次定義了由TAP控制器支持的幾種不同測試模式，主要有外測試（EXTEST）、內測試（INTEST）、運行測試（RUNTEST）；最后提出了邊界掃描語(yǔ)言（Boundary Scan Description Language），BSDL語(yǔ)言描述掃描器件的重要信息，它定義管腳為輸入、輸出和雙向類(lèi)型，定義了TAP的模式和指令集。

具有邊界掃描的器件的每個(gè)引腳都和一個(gè)串行移位寄存器（SSR）的單元相接，稱(chēng)為掃描單元，掃描單元連在一起構成一個(gè)移位寄存器鏈，用來(lái)控制和檢測器件引腳。其特定的四個(gè)管腳用來(lái)完成測試任務(wù)。

將多個(gè)掃描器件的掃描鏈通過(guò)他們的TAP連在一起就形成一個(gè)連續的邊界寄存器鏈，在鏈頭加TAP信號就可控制和檢測所有與鏈相連器件的管腳。這樣的虛擬接觸代替了針床夾具對器件每個(gè)管腳的物理接觸，虛擬訪(fǎng)問(wèn)代替實(shí)際物理訪(fǎng)問(wèn)，去掉大量的占用PCB板空間的測試焊盤(pán)，減少了PCB和夾具的制造費用。

作為一種測試策略，在對PCB板進(jìn)行可測性設計時(shí)，可利用專(zhuān)門(mén)軟件分析電路網(wǎng)點(diǎn)和具掃描功能的器件，決定怎樣有效地放有限數量的測試點(diǎn)，而又不減低測試覆蓋率，最經(jīng)濟的減少測試點(diǎn)和測試針。

邊界掃描技術(shù)解決了無(wú)法增加測試點(diǎn)的困難，更重要的是它提供了一種簡(jiǎn)單而且快捷地產(chǎn)生測試圖形的方法，利用軟件工具可以將BSDL文件轉換成測試圖形，如Teradyne的Victory，GenRad的Basic Scan和Scan Path Finder。解決編寫(xiě)復雜測試庫的困難。

用TAP訪(fǎng)問(wèn)口還可實(shí)現對如CPLD、FPGA、Flash Memroy的在線(xiàn)編程（In-System Program或On Board Program）。