01、電源布局布線(xiàn)相關(guān)

數字電路很多時(shí)候需要的電流是不連續的，所以對一些高速器件就會(huì )產(chǎn)生浪涌電流。

如果電源走線(xiàn)很長(cháng)，則由于浪涌電流的存在進(jìn)而會(huì )導致高頻噪聲，而此高頻噪聲會(huì )引入到其他信號中去。

而在高速電路中必然會(huì )存在寄生電感和寄生電阻以及寄生電容，因此該高頻噪聲最終會(huì )耦合到其他電路當中，

而由于寄生電感的存在也會(huì )導致走線(xiàn)可以承受的最大浪涌電流的能力下降，進(jìn)而導致有部分壓降，有可能會(huì )使電路失能。

所以在數字器件前面加上旁路電容就顯得尤為重要。電容越大，其在傳輸能量上是受限于傳輸速率的，所以一般會(huì )結合一個(gè)大電容和一個(gè)小電容一起，來(lái)滿(mǎn)足全頻率范圍內。

避免熱點(diǎn)產(chǎn)生：信號過(guò)孔會(huì )在電源層和底層產(chǎn)生 voids。

所以不合理的放置過(guò)孔很有可能會(huì )使電源或者地平面某些區域的電流密度增加。而這些電流密度增加的地方我們稱(chēng)之為熱點(diǎn)。

所以，我們在設置過(guò)孔的時(shí)候要極力避免這種情況發(fā)生，以免平面被割裂，最終導致 EMC 的問(wèn)題產(chǎn)生。

通常最好的避免熱點(diǎn)的辦法就是網(wǎng)狀式的放置過(guò)孔，如此電流密度均勻，同時(shí)平面不會(huì )隔離，回流路徑就不會(huì )過(guò)長(cháng)，也就不會(huì )產(chǎn)生 EMC 的問(wèn)題。

02、走線(xiàn)的彎曲方式

在布高速信號線(xiàn)時(shí)，信號線(xiàn)應盡量避免彎曲。如果不得不彎曲走線(xiàn)，則不要銳角或者直角走線(xiàn)，而是應該用鈍角走線(xiàn)。

在布高速信號線(xiàn)時(shí)，我們經(jīng)常通過(guò)走蛇形線(xiàn)來(lái)實(shí)現等長(cháng)，同樣的蛇形線(xiàn)也其實(shí)一種走線(xiàn)的彎曲。

線(xiàn)寬，間距，以及彎曲方式都應該做合理的選擇，間距應滿(mǎn)足 4W/1.5W 規則的。

03、信號的接近度

高速信號線(xiàn)之間如果距離太近，很容易產(chǎn)生串擾。有些時(shí)候，因為布局、板框尺寸等原因，導致我們在布高速信號線(xiàn)之間的距離超過(guò)了我們的最低要求距離，那我們只能在靠近其瓶頸的地方盡量加大高速信號線(xiàn)之間的距離。其實(shí)如果空間足夠容許，則盡量加大兩高速信號線(xiàn)之間的距離。

04、走線(xiàn) stubs

長(cháng)的 stub 線(xiàn)就相當于一個(gè)天線(xiàn)，處理不當會(huì )產(chǎn)生很?chē)乐氐?EMC 的問(wèn)題。同時(shí) stub 線(xiàn)也會(huì )造成反射，降低信號的完整度。

通常在高速信號線(xiàn)上面添加上拉或者下拉電阻的時(shí)候，會(huì )最容易產(chǎn)生 stub 線(xiàn)，而一般處理 stub 線(xiàn)的將走線(xiàn)可以菊花走線(xiàn)。

根據經(jīng)驗可知，如果 stub 線(xiàn)的長(cháng)度大于 1/10 波長(cháng)就可以當做一個(gè)天線(xiàn)了，此時(shí)就會(huì )成為一個(gè)問(wèn)題。

05、阻抗不連續

走線(xiàn)的阻抗值一般取決于其線(xiàn)寬以及該走線(xiàn)與參考平面之間的距離。走線(xiàn)越寬，其阻抗越小。而在一些接口端子也器件的焊盤(pán)，其原理同樣適用。

當一個(gè)接口端子的焊盤(pán)和一根高速信號線(xiàn)連接時(shí)，如果此時(shí)焊盤(pán)特別大，而高速信號線(xiàn)特別窄，大焊盤(pán)則阻抗小，而窄的走線(xiàn)必然是大阻抗，在這種情況下就會(huì )出現阻抗不連續，阻抗不連續就會(huì )產(chǎn)生信號反射。

所以一般為了解決這個(gè)問(wèn)題，都是在接口端子或者器件的大焊盤(pán)下面放置一個(gè)禁布銅皮,同時(shí)在另外一層放置該焊盤(pán)的參考平面，進(jìn)而加大阻抗，使阻抗連續。

過(guò)孔是另外一種會(huì )產(chǎn)生阻抗不連續的源頭。為了最小化這種效應，在內層和過(guò)孔連接的不需要的銅皮應該去除。而這樣的操作其實(shí)可以在設計的時(shí)候通過(guò) CAD 工具來(lái)消除或者聯(lián)系溝通 PCB 加工產(chǎn)假來(lái)消除不需要的銅皮，保證阻抗的連續性。

06、差分信號

高速差分信號線(xiàn)我們必須保證等寬、等間距來(lái)實(shí)現特定的差分阻抗值。所以在布差分信號線(xiàn)的時(shí)候盡量保證對稱(chēng)。

在差分線(xiàn)對內禁止布置過(guò)孔或者元器件，如果在差分線(xiàn)對內放置了過(guò)孔或者器件會(huì )產(chǎn)生 EMC 問(wèn)題同時(shí)也會(huì )導致阻抗不連續。

有時(shí)候，一些高速差分信號線(xiàn)需要串接耦合電容。該耦合電容同樣需要對稱(chēng)布置，同時(shí)該耦合電容的封裝不能過(guò)大，推薦使用 0402,0603 也可以接受，0805 以上的電容或者并排電容最好不要使用。

通常，過(guò)孔會(huì )產(chǎn)生巨大的阻抗不連續，所以對于高速差分信號線(xiàn)對則盡量減少過(guò)孔，如果要使用過(guò)孔則對稱(chēng)布置。

07、等長(cháng)

在一些高速信號接口，一般如總線(xiàn)等需要考慮其個(gè)信號線(xiàn)之間的到達時(shí)間以及時(shí)滯誤差。

例如，在一組高速平行總線(xiàn)中的所以數據信號線(xiàn)其到達時(shí)間，必須保證在一定的時(shí)滯誤差以?xún)?，從?lái)來(lái)保證其建立時(shí)間和保持時(shí)間的一致性。為了滿(mǎn)足這一需求，我們必須要考慮等長(cháng)。

而高速差分信號線(xiàn)對兩信號線(xiàn)必須保證嚴格的時(shí)滯，否則很有可能通訊失敗。故為了滿(mǎn)足這一要求，可以通過(guò)蛇形線(xiàn)來(lái)實(shí)現等長(cháng)，進(jìn)而滿(mǎn)足時(shí)滯要求。

蛇形線(xiàn)一般應該布置在失長(cháng)的源頭處，而不是遠端。在源頭處才能保證差分線(xiàn)的正負端的信號在大部分時(shí)間內都是同步傳輸的。

走線(xiàn)彎曲處是產(chǎn)生失長(cháng)的源頭之一。對于走線(xiàn)彎曲處，其實(shí)現等長(cháng)的應靠近彎曲處(<=15mm)

如果有兩個(gè)走線(xiàn)彎曲，且兩者之間的距離<15mm，故此時(shí)兩者的失長(cháng)會(huì )互相補償，故此時(shí)不用再做等長(cháng)處理。

對于不同部分的高速差分信號線(xiàn)，應分別獨立等長(cháng)。過(guò)孔，串接耦合電容以及接口端子都會(huì )是高速差分信號線(xiàn)分成兩部分，所以這個(gè)時(shí)候要特別注意。一定要分別等長(cháng)。因為很多 EDA 軟件在 DRC 的時(shí)候都只關(guān)注整個(gè)走線(xiàn)是否失長(cháng)。

對于如 LVDS 顯示器件等接口，會(huì )同時(shí)存在數對差分對，且差分對之間的時(shí)序要求一般都會(huì )特別嚴格，時(shí)滯要求特別小，所以，對于此類(lèi)差分信號對我們要求一般在同一平面內進(jìn)行補償。因為不同層的信號傳輸速度是不同的。

有些 EDA 軟件在計算走線(xiàn)長(cháng)度時(shí)，會(huì )將焊盤(pán)內部的走線(xiàn)也會(huì )計算在長(cháng)度之內，如果此時(shí)進(jìn)行長(cháng)度補償，最終實(shí)際結果會(huì )失長(cháng)。所以此時(shí)要特別注意，在使用一些 EDA 的軟件的時(shí)候。

在任何時(shí)候，如果可以就一定選擇對稱(chēng)出線(xiàn)進(jìn)而避免需要最終為了等長(cháng)而進(jìn)行蛇形走線(xiàn)。

如果空間容許，盡量在短的差分線(xiàn)源頭處加一個(gè)小的回環(huán)來(lái)實(shí)現補償，而不是通過(guò)蛇形線(xiàn)來(lái)補償。