傳統上，IC芯片與外部的電氣連接是用金屬引線(xiàn)以鍵合的方式把芯片上的I／O連至封裝載體并經(jīng)封裝引腳來(lái)實(shí)現。隨著(zhù)IC芯片特征尺寸的縮小和集成規模的擴大，I／O的間距不斷減小、數量不斷增多。當I／O間距縮小到70 um以下時(shí)，引線(xiàn)鍵合技術(shù)就不再適用，必須尋求新的技術(shù)途徑。晶元級封裝技術(shù)利用薄膜再分布上藝，使I／O可以分布在IC芯片的整個(gè)表面上而不再僅僅局限于窄小的IC芯片的周邊區域，從而解決了高密度、細間距I／O芯片的電氣連接問(wèn)題。

在眾多的新型封裝技術(shù)中，晶元級封裝技術(shù)最具創(chuàng )新性、最受世人矚目，是封裝技術(shù)取得革命性突破的標志。晶元級封裝技術(shù)以晶元為加工對象，在晶元上同時(shí)對眾多芯片進(jìn)行封裝、老化、測試，最后切割成單個(gè)器件。它使封裝尺寸減小至IC芯片的尺寸，生產(chǎn)成本大幅度下降。晶元級封裝技術(shù)的優(yōu)勢使其一出現就受到極大的關(guān)注并迅速獲得巨大的發(fā)展和廣泛的應用。在移動(dòng)電話(huà)等便攜式產(chǎn)品中，已普遍采用晶元級封裝型的EPROM、IPD(集成無(wú)源器件)、模擬芯片等器件。采用晶元級封裝的器件門(mén)類(lèi)正在不斷增多，晶元級封裝技術(shù)是一項正在迅速發(fā)展的新技術(shù)。

為了提高晶元級封裝的適用性并擴大其應用范圍，人們正在研究和開(kāi)發(fā)各種新型技術(shù)同時(shí)解決產(chǎn)業(yè)化過(guò)程中出現的問(wèn)題，開(kāi)展對晶元級封裝技術(shù)的現狀、應用和發(fā)展進(jìn)行研究。

晶元級封裝

WLP的最初萌芽是由用于移動(dòng)電話(huà)的低速I(mǎi)／O(low-I／O)、低速晶體管元器件制造帶動(dòng)起來(lái)的，如無(wú)源的片上感應器和功率傳輸ICs等，目前WLP正處于發(fā)展階段，受到藍牙、GPS(全球定位系統)元器件以及聲卡等應用的推動(dòng)，需求正在逐步增長(cháng)。當發(fā)展到3G手機生產(chǎn)階段時(shí)，預計各種各樣的手機內容全新應用將成為WLP的又一個(gè)成長(cháng)動(dòng)力，其中包括電視調諧器(TV tuners)、調頻發(fā)射器(FM transmitters)以及堆棧存儲器等。隨著(zhù)存儲器件制造商開(kāi)始逐步實(shí)施WLP，將引領(lǐng)整個(gè)行業(yè)的模式化變遷。

目前，晶元級封裝技術(shù)已廣泛用于閃速存儲器、EEPROM、高速DRAM、SRAM、LCD驅動(dòng)器、射頻器件、邏輯器件、電源／電池管理器件和模擬器件(穩壓器、溫度傳感器、控制器、運算放大器、功率放大器)等領(lǐng)域。晶元級封裝主要采用薄膜再分布技術(shù)、凸點(diǎn)形成兩大基礎技術(shù)。前者用于把沿芯片周邊分布的焊接區域轉換為在芯片表面上按平面陣列形式分布的凸點(diǎn)焊區。后者則用于在凸點(diǎn)焊區上制作凸點(diǎn)，形成焊球陣列。

薄膜再分布WL-CSP

膜再分布WL-CSP是當今使用最普遍的工藝。因為它的成本較低，非常適合大批量、便攜式產(chǎn)品板級應用可靠性標準的要求。如同其它的WLP一樣，薄膜再分布WL-CSP的晶元仍采用常規晶元工藝制作。在晶元送交WLP供貨商之前，要對晶元進(jìn)行測試，以便對電路進(jìn)行分類(lèi)和繪出合格電路的晶元圖。晶元在再分布之前，先要對器件的布局進(jìn)行評估，以確認該晶元是否適合于進(jìn)行焊球再分布。

一種典型的再分布工藝，最終形成的焊料凸點(diǎn)呈面陣列布局，該工藝中，采用BCB作為再分布的介質(zhì)層，Cu作為再分布連線(xiàn)金屬，采用濺射法淀積凸點(diǎn)底部金屬層(UBM)，絲網(wǎng)印刷法淀積焊膏并回流，其中底部金屬層工藝對于減少金屬間化合反應和提高互連可靠性來(lái)說(shuō)十分關(guān)鍵。

再分布工藝就是在器件表面重新布置I／O焊盤(pán)。圖3示出了鍵合閃速存儲器上再分布的情形。從圖中可見(jiàn)，閃速存儲器芯片四邊上的原有焊盤(pán)轉換成了凸點(diǎn)陣列。在此實(shí)例中，器件表面使用了兩層介質(zhì)層，中間夾有的一層再分布金屬化層用于改變I／O的分布。在這工序之后，電鍍上焊球凸點(diǎn)，于是芯片就變成了WLP產(chǎn)品。

將引線(xiàn)鍵合焊盤(pán)設計再分布成焊球陣列焊盤(pán)的缺點(diǎn)是：生產(chǎn)的WLP產(chǎn)品在器件設計、結構或制造成本方面不可能是最佳。但是，一旦證明其技術(shù)上可行，那么就可對這種電路重新設計，于是就可以消除外加再分布。這種情況已成共識。為此，特別定義了一種雙相判定程序。下一代的變化可能是在芯片最后金屬層內集成再分布層，或者是一種用以改進(jìn)性能的最短信號線(xiàn)的新設計。

重新設計可能需要補充新的軟件工具。由于重新設計可消除外加的再分布工序和相關(guān)工藝，因此，重新設計的信號、電源和接地線(xiàn)的結構非常低廉。聚合物用于硅片平坦化，對芯片提供必要的保護，以及用作標準的表面涂敖。對于薄膜再分布WLP來(lái)說(shuō)，單層聚合物WLP方法不失為一種成本--效益更佳的設計。

晶元級微凸點(diǎn)的制作

引線(xiàn)鍵合自50年前誕生以來(lái)，一直被認為是一種通用的、可靠的互連技術(shù)。但是，隨著(zhù)移動(dòng)通信、因特網(wǎng)電子商務(wù)無(wú)線(xiàn)接入系統及藍牙系統與傘球定位系統(GPS)技術(shù)的高速發(fā)展，手機已成為高密度存儲器最強、最快的增長(cháng)動(dòng)力，它正在取代PC成為高密度存儲器的技術(shù)驅動(dòng)，對更低成本、更小外形、更高速的器件性能、更長(cháng)的電池壽命、更好的散熱、"綠色"工藝和更高的器件可靠性的需求，使得設計人員把目光投向倒裝芯片凸點(diǎn)互連技術(shù)，以取代傳統的引線(xiàn)鍵合技術(shù)。

鉛錫凸點(diǎn)技術(shù)發(fā)展的關(guān)鍵技術(shù)推動(dòng)力來(lái)自持續的器件尺寸緊縮。在130nm技術(shù)標準下，約有30%的邏輯芯片需要凸點(diǎn)技術(shù)。但是在90 nm技術(shù)標準下，這一數據躍升到60%，當發(fā)展到了65 nm器件量產(chǎn)制造時(shí)，金凸點(diǎn)技術(shù)的需求則攀升至80%以上。

WLP以BGA技術(shù)為基礎，是一種經(jīng)過(guò)改進(jìn)和提高的CSP。有人又將WLP稱(chēng)為晶元級芯片尺寸封裝(WLP-CSP)它不僅充分體現了BGA、CSP的技術(shù)優(yōu)勢，而且是封裝技術(shù)取得革命性突破的標志。晶元級封裝技術(shù)采用批量生產(chǎn)工藝制造技術(shù)，可以將封裝尺寸減小至IC芯片的尺寸，生產(chǎn)成本大幅度下降，并且把封裝與芯片的制造融為一體，將徹底改變芯片制造業(yè)與芯片封裝業(yè)分離的局面。正因為晶元級封裝技術(shù)有如此重要的意義，所以，它一出現就受到極大的關(guān)注并迅速獲得巨大的發(fā)展和廣泛的應用。

凸點(diǎn)下金屬化層(UBM)

在倒裝芯片互連方式中，UBM層是IC上金屬焊盤(pán)和金凸點(diǎn)或焊料凸點(diǎn)之間的關(guān)鍵界面層。該層是倒裝芯片封裝技術(shù)的關(guān)鍵因素之一，并為芯片的電路和焊料凸點(diǎn)兩方面提供高可靠性的電學(xué)和機械連接。凸點(diǎn)和I／O焊盤(pán)之間的UBM層需要與金屬焊盤(pán)和晶圓鈍化層具有足夠好的粘結性；在后續工藝步驟中保護金屬焊盤(pán)；在金屬焊盤(pán)和凸點(diǎn)之間保持低接觸電阻；可以作為金屬焊盤(pán)和凸點(diǎn)之間有效的擴散阻擋層；并且可以作為焊料凸點(diǎn)或者金凸點(diǎn)沉積的種子層。

UBM層通常是在整個(gè)晶圓表面沉積多層金屬來(lái)實(shí)現。用于沉積UBM層的技術(shù)包括蒸發(fā)、化學(xué)鍍和濺射沉積。在高級封裝中，無(wú)論從成本還是技術(shù)角度考慮，晶圓凸點(diǎn)制作都非常關(guān)鍵。在晶圓凸點(diǎn)制作中,金屬沉積占到全部成本的50%以上。晶圓凸點(diǎn)制作中最為常風(fēng)的金屬沉積步驟是凸點(diǎn)下金屬化層(UBM)的沉積和凸點(diǎn)本身的沉積,一般通過(guò)電鍍工藝實(shí)現。

電鍍技術(shù)可以實(shí)現很窄的凸點(diǎn)節距并維持高產(chǎn)率。并且該項技術(shù)應用范圍也很廣，可以制作不同尺寸、節距和幾何形狀的凸點(diǎn)，電鍍技術(shù)已經(jīng)越來(lái)越廣泛地在晶圓凸點(diǎn)制作中被采用，成為最具實(shí)用價(jià)值的方案。

首先在晶圓上完成UBM層的制作。然后沉積厚膠并曝光，為電鍍焊料形成模板。電鍍之后，將光刻膠去除并刻蝕掉暴露出來(lái)的UBM層。最后一部工藝是再流，形成焊料球。電鍍制作微凸點(diǎn)的詳細工藝步驟為：

(1)在晶元上蒸發(fā)／濺射籽晶導電層(seed conductive layer)的金屬層；

(2)在晶元上旋轉涂覆一層光刻膠；

(3)光刻電極窗口陣列圖形；

(4)通過(guò)光刻膠上小孔電鍍金屬微嵌入體；

(5)去除光刻膠；

(6)刻蝕已暴露的籽晶導電層。

(7)在金屬嵌入體上涂覆厚層光刻膠；

(8)套刻出Au凸點(diǎn)；

(9)刻蝕掉部分厚膠，使金屬嵌入體的突出部分得以顯現；

(10)電鍍Au凸點(diǎn)；

(11)在嵌入體頂部淀積一層很薄的Au或Cu層。

共面性是指晶元內所有凸點(diǎn)高度的一致性，它在倒裝芯片鍵合工藝中有著(zhù)嚴格的要求。在倒裝芯片鍵合中，凸點(diǎn)的高度變化會(huì )導致力的不均勻分布、芯片碎裂和電學(xué)開(kāi)路。對于凸點(diǎn)共面性的典型要求是在整個(gè)芯片的凸點(diǎn)的高度差不能大于5μm。

厚膜光刻

晶圓級工藝技術(shù)，如微小間距晶圓凸點(diǎn)、引線(xiàn)焊盤(pán)重分布和集成無(wú)源元件等為很多應用提供了方便的解決方案。目前，許多IC和MEMS的器件已經(jīng)應用了這些技術(shù)。利用這些技術(shù)，可以在晶圓級實(shí)現器件封裝和測試，再進(jìn)行其后的切割工序。通常高級封裝技術(shù)涉及5～100 μm的厚膜工藝，如厚膠旋涂、對表面有較大起伏的厚膠均勻曝光以及獲得非常陡峭的厚膠側壁。等倍式全場(chǎng)曝光系統是一種可以滿(mǎn)足這種需求的設備解決方案，其產(chǎn)量高、自對準成本低，在厚膜光刻領(lǐng)域成為投影式步進(jìn)機最具競爭力的系統。

晶圓級封裝工藝包括金屬化、光刻、電介質(zhì)淀積和厚膜光刻膠旋涂、焊料淀積和回流焊接。圖形化工藝通常涉及到用幾層金屬制作用于凸點(diǎn)基礎的凸點(diǎn)下金屬層(UBM)。凸點(diǎn)和晶圓連接的導電性要很好，鈍化層和凸點(diǎn)下金屬層需要有很好的附著(zhù)性。光刻膠圖形化的標準工藝流程包括清洗、涂膠、前烘、曝光、后烘、顯影和堅膜。每步工藝都需要定義一套參數，這些參數對以后的工序有所影響。光刻膠圖形化完成之后，通過(guò)電鍍或蒸鍍方法向空穴里填充焊料或金。下一步就是去除光刻膠，在烤爐內進(jìn)行回流工藝，將柱狀凸點(diǎn)轉換成球形凸點(diǎn)。

厚光刻膠涂層將保留在芯片上作為制造金屬焊點(diǎn)微模具的掩模。重分布涂層可以改裝成凸點(diǎn)版圖，或者作為周邊焊盤(pán)和面積分布焊盤(pán)陣列的連線(xiàn)，這些焊盤(pán)陣列由5～100 μm厚的具有不同電學(xué)、化學(xué)、機械和熱屬性多晶硅膜制成。隔離再分布區域跡線(xiàn)需要具有高強度、高熱穩定性和低絕緣系數的材料。這些材料已經(jīng)研發(fā)成功，其中一類(lèi)材料稱(chēng)為聚酰亞胺(如杜邦公司研制的PI系列)，另外一種絕緣材料是美國道化學(xué)公司(Dow chemicals)的苯丙環(huán)丁烯(Cyclotene；BCB)。PI和BCB廣泛應用于倒裝芯片凸點(diǎn)封裝及其他封裝工藝。

使用厚膜光刻膠的焊盤(pán)、凸點(diǎn)和球下金屬層結構的微特征模具可以滿(mǎn)足WLP中的不同需要。盡管普遍應用的金屬化材料是錫鉛、金和銅，但是也可應用其他幾種材料來(lái)實(shí)現。用于標準化應用的材料要求具有高分辨率圖形轉換和易于剝離的屬性。很多實(shí)際應用需要光刻膠厚度超過(guò)100μm。為了能獲得這樣的厚度，制造商研制出合適的涂層材料。

為了滿(mǎn)足這些需要，制造商們研制出相應的材料和工藝設備。很多材料可以在標準的半導體工藝設備上實(shí)現"薄"光刻膠涂層(即2-10 μm)。AZP4330(安智電子材料集團)和Shipleys 955(Rohm&Haas公司／Shipley公司)光刻膠用于實(shí)現5～100μm光刻膠膜層厚度。利用多層涂層工藝可以實(shí)現25 μm膜厚的光刻膠涂層，但這將會(huì )增加生產(chǎn)時(shí)間和成本。AZ P4620和SPR 220單層可以實(shí)現25 μm厚度。對于更厚的涂層，材料和厚度的選擇范圍變得更小。當用單層淀積得到所需的光刻膠涂層時(shí)，在成本上會(huì )有很多益處。因此，研制單層50 μm及以上厚度的光刻膠材料是非常必要的。例如JSR THB-611P和安智電子材料集團的AZPLP100XT等材料可以實(shí)現單層60 μm及以上厚度的光刻膠涂層。最近的研究工作主要是利用AZ9260實(shí)現單層65 μm厚度的光刻膠涂層和利用AZ50XT實(shí)現單層100 μm厚度的光刻膠。

厚膜工藝對于系統有一些特殊的要求。對準系統須能在整個(gè)膠厚范圍和晶圓表面起伏的特定高度均勻的識別作為對準標記的幾何圖案。由于曝光源利用平行光曝光而不依賴(lài)焦點(diǎn)，因此可以利用接近式光刻機結合陰影曝光原理來(lái)實(shí)現。光刻過(guò)程對于接近式掩模對準曝光機的要求包括：高強度、高均勻性、紫外光的波長(cháng)與光刻膠的敏感波長(cháng)相吻合、亞微米級的對準精度和在曝光過(guò)程中掩模和晶圓之間保持準確可控且一致的間隙。

EVG公司的NanoAlign技術(shù)以最高的對準精度和分辨率以及最低的使用成本為設計理念來(lái)凸現全場(chǎng)曝光技術(shù)的優(yōu)勢。目前，其公司的所有曝光機已經(jīng)應用了此項技術(shù)。其目標包括了主動(dòng)異?？刂坪蛠?00 nm動(dòng)態(tài)對準分辨率。其設備包括從標準型號改進(jìn)而來(lái)的專(zhuān)門(mén)涂膠設備與接觸／接近式曝光機。最新型的200 mm EVG6200 Infinity和300 mm EVG IQ Aligner曝光機擁有良好的靈活性與友好的客戶(hù)界面，可以充分滿(mǎn)足需要厚膠工藝的φ200 mm與φ300 mm晶圓的工業(yè)生產(chǎn)。

晶元減薄

芯片減薄技術(shù)，在疊層式芯片封裝技術(shù)方面是至關(guān)重要的，因為它降低了封裝貼裝高度，并能夠使芯片疊加而不增加疊層式芯片系統方面的總高度。智能卡和RFID是體現薄型晶元各項要求的重要部分最薄的單芯片應用形式。較薄的芯片可增加熱循環(huán)可靠性，且支持薄形產(chǎn)品。但芯片薄到什么程度取決于晶元直徑和WLP工藝，其原因是：薄的晶元表面容易產(chǎn)出損傷，引起微裂紋，以及在其后的操作中造成晶元破裂。由于晶元背面研磨是晶元加工工藝的最終步驟，而晶元要減薄到什么程度卻受WLP工藝限制。因此，把晶元級封裝看作是晶元工藝的延伸，在設計晶元工藝時(shí)應考慮到封裝工藝步驟的適用范圍。

硅與安裝基板熱膨脹系數匹配不良是封裝焊料球在熱循環(huán)試驗及現場(chǎng)使用中產(chǎn)生疲勞失效的重要原因。另外，這種失效也與每個(gè)元件自身的強度如何密切相關(guān)。芯片越薄，柔性也越好，焊料球抗疲勞的性能必將得到提高。因此，將晶元減薄并由此減小芯片厚度，也是改進(jìn)焊料凸點(diǎn)可靠性的重要措施之一。在晶元級封裝加工之前減薄晶元，容易使晶元變形甚至破碎，這是不可取的。在晶元級封裝加工完成之后進(jìn)行晶元減薄是一種較好的辦法，但實(shí)施起來(lái)比較困難。供晶元級封裝制造用的晶元和減薄技術(shù)及設備正在開(kāi)發(fā)之中。

晶元級封裝的優(yōu)勢

晶元級封裝以BGA技術(shù)為基礎，是一種經(jīng)過(guò)改進(jìn)和提高的CSP，充分體現了BGA、CSP的技術(shù)優(yōu)勢。它具有許多獨特的優(yōu)點(diǎn)：①封裝加工效率高，它以晶元形式的批量生產(chǎn)工藝進(jìn)行制造；②具有倒裝芯片封裝的優(yōu)點(diǎn)，即輕、薄、短、??；③晶元級封裝生產(chǎn)設施費用低，可充分利用晶元的制造設備，無(wú)須投資另建封裝生產(chǎn)線(xiàn)；④晶元級封裝的芯片設計和封裝設計可以統一考慮、同時(shí)進(jìn)行，這將提高設計效率，減少設計費用；⑤晶元級封裝從芯片制造、封裝到產(chǎn)品發(fā)往用戶(hù)的整個(gè)過(guò)程中，中間環(huán)節大大減少，周期縮短很多，這必將導致成本的降低；⑥晶元級封裝的成本與每個(gè)晶元上的芯片數量密切相關(guān)，晶元上的芯片數越多，晶元級封裝的成本也越低。晶元級封裝是尺寸最小的低成本封裝。晶元級封裝技術(shù)是真正意義上的批量生產(chǎn)芯片封裝技術(shù)。

WLP的優(yōu)勢在于它是一種適用于更小型集成電路的芯片級封裝(CSP)技術(shù)，由于在晶元級采用并行封裝和電子測試技術(shù)，在提高產(chǎn)量的同時(shí)顯著(zhù)減少芯片面積。由于在晶元級采用并行操作進(jìn)行芯片連接，因此可以大大降低每個(gè)I／O的成本。此外，采用簡(jiǎn)化的晶元級測試程序將會(huì )進(jìn)一步降低成本。利用晶元級封裝可以在晶元級實(shí)現芯片的封裝與測試。

晶元級封裝技術(shù)的發(fā)展趨勢

晶元級封裝技術(shù)要努力降低成本，不斷提高可靠性水平，擴大在大型IC方面的應用。在焊球技術(shù)方面，將開(kāi)發(fā)無(wú)Pb焊球技術(shù)和高Pb焊球技術(shù)。隨著(zhù)IC晶元尺寸的不斷擴大和工藝技術(shù)的進(jìn)步，IC廠(chǎng)商將研究與開(kāi)發(fā)新一代晶元級封裝技術(shù)，這一代技術(shù)既能滿(mǎn)足φ300 mm晶元的需要，又能適應近期出現的銅布線(xiàn)技術(shù)和低介電常數層間介質(zhì)技術(shù)的要求。此外，還要求提高晶元級封裝處理電流的能力和承受溫度的能力。WLBI(晶元級測試和老化)技術(shù)也是需要研究的重要課題。WLBI技術(shù)是要在IC晶元上直接進(jìn)行電氣測試和老化，這對晶元級封裝簡(jiǎn)化工藝流程和降低生產(chǎn)成本都具有重要的意義。

 結束語(yǔ)：晶元級封裝技術(shù)是低成本的批量生產(chǎn)芯片封裝技術(shù)。晶元級封裝與芯片的尺寸相同，是最小的微型表面貼裝器件。由于晶元級封裝的一系列優(yōu)點(diǎn)，晶元級封裝技術(shù)在現代電子裝置小型化、低成本化需求的推動(dòng)下，正在蓬勃向前發(fā)展。當前，晶元級封裝技術(shù)通常適用于I／O數低的小尺寸芯片。業(yè)界還需要開(kāi)發(fā)新的技術(shù)，降低生產(chǎn)成本，發(fā)展大尺寸芯片的晶元級封裝和精細節距焊球陣列晶元級封裝。

現代電子裝置選擇封裝類(lèi)型時(shí)，既要滿(mǎn)足設計要求又要成本最低?，F有水平的晶元級封裝還只是一種可供選擇的封裝類(lèi)型。要使晶元級封裝技術(shù)成為未來(lái)量大面廣的產(chǎn)品主流制造技術(shù)，還有許多工作要做。把半導體芯片和WLP封裝結合起來(lái)設計，對WLP器件的布局無(wú)疑會(huì )帶來(lái)好處，并可改善器件性能。在WLP中，由于晶元上的所有器件的封裝步驟都是同時(shí)進(jìn)行的，成批加工可降低封裝成本。